XC2C256-7TQG144C QFP144 cip xilinx 1.8V Kuantiti input-output 118 FLASH PLD IC elektronik

Atribut Produk

Laporkan Ralat Maklumat Produk

Lihat Serupa

Dokumen & Media

Klasifikasi Alam Sekitar & Eksport

 Peranti logik boleh atur cara yang kompleks (CPLD) ialah peranti logik dengan tatasusunan DAN/ATAU boleh atur cara sepenuhnya dan sel makro.Macrocells ialah blok binaan utama CPLD, yang mengandungi operasi logik kompleks dan logik untuk melaksanakan ungkapan bentuk normal disjungtif.Tatasusunan DAN/ATAU boleh diprogram semula sepenuhnya dan bertanggungjawab untuk melaksanakan pelbagai fungsi logik.Macrocells juga boleh ditakrifkan sebagai blok berfungsi yang bertanggungjawab untuk melaksanakan logik berurutan atau gabungan.

 Peranti logik boleh atur cara yang kompleks ialah produk inovatif berbanding peranti logik terdahulu seperti tatasusunan logik boleh atur cara (PLA) dan Logik Tatasusunan Boleh atur cara (PAL).Peranti logik yang terdahulu tidak boleh diprogramkan, jadi logik itu dibina dengan menggabungkan berbilang cip logik bersama-sama.CPLD mempunyai kerumitan antara PAL dan tatasusunan get boleh diprogramkan medan (FPGA).Ia juga mempunyai ciri seni bina kedua-dua PAL dan FPGA.Perbezaan seni bina utama antara CPLD dan FPGA ialah FPGA adalah berdasarkan jadual carian, manakala CPLD adalah berdasarkan sea-of-gate.

Ciri umum CPLD dan FPGA ialah kedua-duanya mempunyai bilangan get yang besar dan peruntukan yang fleksibel untuk logik.Manakala ciri biasa antara CPLD dan PAL termasuk memori konfigurasi tidak meruap.CPLD ialah peneraju dalam pasaran peranti logik boleh atur cara, mempunyai pelbagai faedah seperti pengaturcaraan lanjutan, kos rendah, tidak meruap dan mudah digunakan.

 Aperanti logik boleh atur cara yang kompleks(CPLD) ialahperanti logik boleh atur caradengan kerumitan antara yangPALdanFPGA, dan ciri seni bina kedua-duanya.Blok bangunan utama CPLD ialah amakrosel, yang mengandungi pelaksanaan logikbentuk normal disjungtifungkapan dan operasi logik yang lebih khusus.

Ciri-ciri[edit]

Beberapa ciri CPLD adalah sama denganPAL:

• Memori konfigurasi tidak meruap.Tidak seperti kebanyakan FPGA, konfigurasi luaranROMtidak diperlukan dan CPLD boleh berfungsi serta-merta semasa sistem dimulakan.
• Untuk kebanyakan peranti CPLD lama, penghalaan mengekang kebanyakan blok logik untuk mempunyai isyarat input dan output yang disambungkan ke pin luaran, mengurangkan peluang untuk storan keadaan dalaman dan logik berlapis-lapis.Ini biasanya bukan faktor untuk CPLD yang lebih besar dan keluarga produk CPLD yang lebih baharu.

Ciri-ciri lain adalah sama denganFPGA:

• Sebilangan besar pintu pagar tersedia.CPLD biasanya mempunyai bersamaan dengan ribuan hingga puluhan ribugerbang logik, membenarkan pelaksanaan peranti pemprosesan data yang sederhana rumit.PAL biasanya mempunyai beberapa ratus setara pintu paling banyak, manakala FPGA biasanya berkisar antara puluhan ribu hingga beberapa juta.
• Beberapa peruntukan untuk logik lebih fleksibel daripadajumlah produkungkapan, termasuk laluan maklum balas yang rumit antara sel makro, dan logik khusus untuk melaksanakan pelbagai fungsi yang biasa digunakan, sepertiinteger aritmetik.

Perbezaan yang paling ketara antara CPLD besar dan FPGA kecil ialah kehadiran memori tidak meruap pada cip dalam CPLD, yang membolehkan CPLD digunakan untuk “pemuat but”, sebelum menyerahkan kawalan kepada peranti lain yang tidak mempunyai storan program kekal mereka sendiri.Contoh yang baik ialah di mana CPLD digunakan untuk memuatkan data konfigurasi untuk FPGA daripada memori tidak meruap.^[1]

Perbezaan[edit]

CPLD ialah langkah evolusi daripada peranti yang lebih kecil yang mendahuluinya,PLA(pertama kali dihantar olehSignetik), danPAL.Ini pula didahului olehlogik standardproduk, yang tidak menawarkan kebolehprograman dan digunakan untuk membina fungsi logik dengan pendawaian fizikal beberapa cip logik standard (atau ratusan daripadanya) bersama-sama (biasanya dengan pendawaian pada papan litar bercetak atau papan, tetapi kadangkala, terutamanya untuk prototaip, menggunakanpembalut wayarpendawaian).

Perbezaan utama antara seni bina peranti FPGA dan CPLD ialah CPLD berasaskan dalamanmencari jadual(LUT) semasa FPGA menggunakanblok logik.