order_bg

produk

Baharu Asli XQR17V16CC44V Spot Stok FPGA Medan Boleh Aturcara Gerbang Tatasusunan Logik Cip Ic Litar Bersepadu

Penerangan Ringkas:


Butiran Produk

Tag Produk

Spesifikasi  
Kategori Memori PROM
Ketumpatan 16777 kbit
Bilangan Perkataan 2000 k
Bit setiap Word 8 bit
Jenis Pakej SERAMIK, LCC-44
Pin 44
Keluarga Logik CMOS
Voltan bekalan 3.3V
Suhu Operasi -55 hingga 125 C (-67 hingga 257 F)

Xilinx memperkenalkan PROM konfigurasi QPro™ XQR17V16 siri Radiation Hardened QML berketumpatan tinggi yang menyediakan kaedah yang mudah digunakan, kos efektif untuk menyimpan aliran bit konfigurasi FPGA Xilinx yang besar.XQR17V16CC44V ialah peranti 3.3V dengan kapasiti storan 16 Mb dan boleh beroperasi sama ada dalam mod bersiri atau lebar bait.untuk gambarajah blok yang dipermudahkan bagi seni bina peranti XQR17V16.

Apabila FPGA berada dalam mod Siri Induk, ia menghasilkan jam konfigurasi yang memacu PROM.Masa akses yang singkat selepas kelebihan jam yang semakin meningkat, data muncul pada pin keluaran PROM DATA yang disambungkan ke pin DIN FPGA.FPGA menjana bilangan denyutan jam yang sesuai untuk melengkapkan konfigurasi.Setelah dikonfigurasikan, ia melumpuhkan PROM.Apabila FPGA berada dalam mod Serial Hamba, PROM dan FPGA mesti kedua-duanya ditandakan oleh isyarat masuk.

Apabila FPGA berada dalam mod Master SelectMAP, ia menjana jam konfigurasi yang memacu PROM dan FPGA.Selepas kelebihan CCLK yang semakin meningkat, data tersedia pada pin PROMs DATA (D0-D7).Data akan dimasukkan ke dalam FPGA pada tepi meningkat berikut CCLK.Apabila FPGA berada dalam mod Slave SelectMAP, PROM dan FPGA mesti kedua-duanya ditandakan oleh isyarat masuk.Pengayun freerunning boleh digunakan untuk memacu CCLK.Berbilang peranti boleh digabungkan dengan menggunakan output CEO untuk memacu input CE peranti berikut.Input jam dan output DATA semua PROM dalam rantaian ini saling bersambung.Semua peranti serasi dan boleh dilantunkan dengan ahli keluarga yang lain.Untuk pengaturcaraan peranti, sama ada perisian Xilinx ISE Foundation atau ISE WebPACK menyusun fail reka bentuk FPGA ke dalam format Hex standard, yang kemudiannya dipindahkan kepada kebanyakan pengaturcara PROM komersial.

ciri-ciri
• Latch-Up Immune kepada LET >120 MeV/cm2/mg
• TID Dijamin sebanyak 50 kRad(Si) setiap spesifikasi 1019.5
• Dibuat pada Substrat Epitaxial
• Kapasiti storan 16Mbit
• Operasi terjamin dalam julat suhu tentera penuh: –55°C hingga +125°C
• Memori baca sahaja boleh diprogramkan (OTP) sekali direka untuk menyimpan aliran bit konfigurasi peranti Xilinx FPGA
• Mod konfigurasi dwi
♦ Konfigurasi bersiri (sehingga 33 Mb/s)
♦ Selari (sehingga 264 Mb/s pada 33 MHz)
• Antara muka ringkas kepada FPGA Xilinx QPro
• Boleh Cascadable untuk menyimpan bitstream yang lebih lama atau berbilang
• Kekutuban tetapan semula boleh atur cara (Tinggi aktif atau Rendah aktif) untuk keserasian dengan penyelesaian FPGA yang berbeza
• Proses pintu terapung CMOS berkuasa rendah
• Voltan bekalan 3.3V
• Tersedia dalam bungkusan CK44 seramik(1)
• Sokongan pengaturcaraan oleh pengeluar pengaturcara terkemuka
• Reka bentuk sokongan menggunakan pakej perisian ISE Foundation atau ISE WebPACK
• Pengekalan data hayat 20 tahun yang dijamin
Pengaturcaraan
Peranti boleh diprogramkan pada pengaturcara yang dibekalkan oleh Xilinx atau vendor pihak ketiga yang berkelayakan.Pengguna mesti memastikan bahawa algoritma pengaturcaraan yang sesuai dan versi terkini perisian pengaturcara digunakan.Pilihan yang salah boleh merosakkan peranti secara kekal.
Penerangan
• Latch-Up Immune kepada LET >120 MeV/cm2/mg
• TID Dijamin sebanyak 50 kRad(Si) setiap spesifikasi 1019.5
• Dibuat pada Substrat Epitaxial
• Kapasiti storan 16Mbit
• Operasi terjamin dalam julat suhu tentera penuh: –55°C hingga +125°C
• Memori baca sahaja boleh diprogramkan (OTP) sekali direka untuk menyimpan aliran bit konfigurasi peranti Xilinx FPGA
• Mod konfigurasi dwi
♦ Konfigurasi bersiri (sehingga 33 Mb/s)
♦ Selari (sehingga 264 Mb/s pada 33 MHz)
• Antara muka ringkas kepada FPGA Xilinx QPro
• Boleh Cascadable untuk menyimpan bitstream yang lebih lama atau berbilang
• Polariti set semula boleh atur cara (aktif Tinggi atau aktif
Rendah) untuk keserasian dengan penyelesaian FPGA yang berbeza
• Proses pintu terapung CMOS berkuasa rendah
• Voltan bekalan 3.3V
• Tersedia dalam bungkusan CK44 seramik(1)
• Sokongan pengaturcaraan oleh pengaturcara terkemuka
pengilang
• Reka bentuk sokongan menggunakan Yayasan ISE atau ISE
Pakej perisian WebPACK
• Pengekalan data hayat 20 tahun yang dijamin


  • Sebelumnya:
  • Seterusnya:

  • Tulis mesej anda di sini dan hantarkan kepada kami