(Baru & Asal) Dalam stok 3S200A-4FTG256C Cip IC XC3S200A-4FTG256C

Atribut Produk

 Tatasusunan Gerbang Boleh Program Medan

 Atatasusunan gerbang boleh diprogramkan medan(FPGA) adalahlitar bersepadudireka untuk dikonfigurasikan oleh pelanggan atau pereka bentuk selepas pembuatan - oleh itu istilah ituboleh diprogramkan di lapangan.Konfigurasi FPGA biasanya ditentukan menggunakan abahasa penerangan perkakasan(HDL), sama seperti yang digunakan untuklitar bersepadu khusus aplikasi(ASIC).Gambar rajah litarsebelum ini digunakan untuk menentukan konfigurasi, tetapi ini semakin jarang berlaku kerana kemunculanautomasi reka bentuk elektronikalatan.

FPGA mengandungi pelbagaiboleh diprogramkan blok logik, dan hierarki sambung boleh konfigurasi semula yang membolehkan blok disambungkan bersama.Blok logik boleh dikonfigurasikan untuk melaksanakan kompleksfungsi gabungan, atau bertindak semudah itugerbang logiksukaDANdanXOR.Dalam kebanyakan FPGA, blok logik juga termasukelemen ingatan, yang mungkin mudahseliparatau blok memori yang lebih lengkap.^[1]Banyak FPGA boleh diprogramkan semula untuk melaksanakan yang berbezafungsi logik, membolehkan fleksibelpengkomputeran yang boleh dikonfigurasikan semulaseperti yang dilakukan dalamperisian komputer.

FPGA mempunyai peranan yang luar biasa dalamsistem terbenampembangunan kerana keupayaan mereka untuk memulakan pembangunan perisian sistem secara serentak dengan perkakasan, membolehkan simulasi prestasi sistem pada fasa awal pembangunan, dan membenarkan pelbagai ujian sistem dan lelaran reka bentuk sebelum memuktamadkan seni bina sistem.^[2]

Sejarah[edit]

Industri FPGA tumbuh daripadaingatan baca sahaja yang boleh diprogramkan(PROM) danperanti logik boleh atur cara(PLD).PROM dan PLD kedua-duanya mempunyai pilihan untuk diprogramkan secara berkelompok di kilang atau di lapangan (field-programmable).^[3]

Alteratelah diasaskan pada tahun 1983 dan menyampaikan peranti logik boleh atur semula pertama dalam industri pada tahun 1984 – EP300 – yang menampilkan tingkap kuarza dalam pakej yang membolehkan pengguna menyinari lampu ultra-ungu pada cetakan untuk memadamkanEPROMsel yang memegang konfigurasi peranti.^[4]

Xilinxmenghasilkan medan yang boleh diprogramkan secara komersial pertamasusunan gerbangpada tahun 1985^[3]– XC2064.^[5]XC2064 mempunyai gerbang boleh atur cara dan sambungan boleh atur cara antara pintu gerbang, permulaan teknologi dan pasaran baharu.^[6]XC2064 mempunyai 64 blok logik boleh dikonfigurasikan (CLB), dengan dua tiga inputjadual carian(LUT).^[7]

Pada tahun 1987, thePusat Peperangan Permukaan Tentera Lautmembiayai eksperimen yang dicadangkan oleh Steve Casselman untuk membangunkan komputer yang akan melaksanakan 600,000 pintu boleh diprogram semula.Casselman berjaya dan paten yang berkaitan dengan sistem telah dikeluarkan pada tahun 1992.^[3]

Altera dan Xilinx terus tidak dicabar dan berkembang pesat dari tahun 1985 hingga pertengahan 1990-an apabila pesaing muncul, menghakis sebahagian besar bahagian pasaran mereka.Menjelang 1993, Actel (sekarangMikrosemi) telah berkhidmat kira-kira 18 peratus daripada pasaran.^[6]

Tahun 1990-an adalah tempoh pertumbuhan pesat untuk FPGA, baik dalam kecanggihan litar dan jumlah pengeluaran.Pada awal 1990-an, FPGA digunakan terutamanya dalamtelekomunikasidanrangkaian.Menjelang penghujung dekad, FPGA menemui laluan mereka ke dalam aplikasi pengguna, automotif dan perindustrian.^[8]

Menjelang 2013, Altera (31 peratus), Actel (10 peratus) dan Xilinx (36 peratus) bersama-sama mewakili kira-kira 77 peratus daripada pasaran FPGA.^[9]

Syarikat seperti Microsoft telah mula menggunakan FPGA untuk mempercepatkan sistem intensif pengiraan berprestasi tinggi (sepertipusat datayang mengendalikan merekaEnjin carian Bing), disebabkan olehprestasi setiap wattkelebihan FPGA menyampaikan.^[10]Microsoft mula menggunakan FPGA untukmemecutBing pada 2014 dan pada 2018 mula menggunakan FPGA merentasi beban kerja pusat data lain untuk merekaAzure pengkomputeran awanplatform.^[11]

Garis masa berikut menunjukkan kemajuan dalam pelbagai aspek reka bentuk FPGA:

Gerbang

• 1987: 9,000 pintu, Xilinx^[6]
• 1992: 600,000, Jabatan Peperangan Permukaan Tentera Laut^[3]
• Awal 2000-an: berjuta-juta^[8]
• 2013: 50 juta, Xilinx^[12]

Saiz pasaran

• 1985: FPGA komersial pertama : Xilinx XC2064^[5][6]
• 1987: $14 juta^[6]
• c.1993: >$385 juta^{[6][pengesahan gagal]}
• 2005: $1.9 bilion^[13]
• Anggaran 2010: $2.75 bilion^[13]
• 2013: $5.4 bilion^[14]
• Anggaran 2020: $9.8 bilion^[14]

Reka bentuk bermula

Apermulaan reka bentukialah reka bentuk tersuai baharu untuk pelaksanaan pada FPGA.

• 2005: 80,000^[15]
• 2008: 90,000^[16]

Reka bentuk[edit]

FPGA kontemporari mempunyai sumber yang besargerbang logikdan blok RAM untuk melaksanakan pengiraan digital yang kompleks.Memandangkan reka bentuk FPGA menggunakan kadar I/O yang sangat pantas dan data dwiarahbas, ia menjadi satu cabaran untuk mengesahkan pemasaan yang betul bagi data yang sah dalam masa persediaan dan masa penahanan.

Perancangan lantaimembolehkan peruntukan sumber dalam FPGA untuk memenuhi kekangan masa ini.FPGA boleh digunakan untuk melaksanakan sebarang fungsi logik yang anASICboleh perform.Keupayaan untuk mengemas kini fungsi selepas penghantaran,konfigurasi semula separasebahagian daripada reka bentuk^[17]dan kos kejuruteraan tidak berulang yang rendah berbanding reka bentuk ASIC (walaupun kos unit umumnya lebih tinggi), menawarkan kelebihan untuk banyak aplikasi.^[1]

Sesetengah FPGA mempunyai ciri analog sebagai tambahan kepada fungsi digital.Ciri analog yang paling biasa ialah boleh atur carakadar membunuhpada setiap pin keluaran, membolehkan jurutera menetapkan kadar rendah pada pin yang dimuatkan dengan ringan yang sebaliknyacincinataupasangantidak boleh diterima, dan untuk menetapkan kadar yang lebih tinggi pada pin yang dimuatkan dengan banyak pada saluran berkelajuan tinggi yang sebaliknya akan berjalan terlalu perlahan.^[18][19]Juga biasa ialah kuarza-pengayun kristal, pengayun rintangan-kapasiti pada cip, dangelung berkunci fasadengan tertanampengayun dikawal voltandigunakan untuk penjanaan dan pengurusan jam serta untuk pemancar bersiri-deserializer (SERDES) berkelajuan tinggi jam dan pemulihan jam penerima.Agak biasa ialah pembezaanpembandingpada pin input yang direka untuk disambungkanisyarat pembezaansaluran.Beberapa "isyarat bercampurFPGAs” telah menyepadukan persisianpenukar analog-ke-digital(ADC) danpenukar digital-ke-analog(DAC) dengan blok penyaman isyarat analog yang membolehkannya beroperasi sebagai asistem-pada-cip(SoC).^[20]Peranti sedemikian mengaburkan garis antara FPGA, yang membawa yang digital dan sifar pada fabrik sambung boleh atur cara dalamannya, dantatasusunan analog yang boleh diprogramkan medan(FPAA), yang membawa nilai analog pada fabrik sambung boleh atur cara dalamannya.

Blok logik[edit]

Rencana utama:Blok logik

Contoh ilustrasi ringkas sel logik (LUT –Jadual carian, FA –Penambah penuh, DFF –Flip-flop jenis D)

Seni bina FPGA yang paling biasa terdiri daripada pelbagaiblok logik(dipanggil blok logik boleh dikonfigurasikan, CLB, atau blok tatasusunan logik, LAB, bergantung pada vendor),Pad I/O, dan saluran penghalaan.^[1]Secara amnya, semua saluran penghalaan mempunyai lebar yang sama (bilangan wayar).Berbilang pad I/O mungkin sesuai dengan ketinggian satu baris atau lebar satu lajur dalam tatasusunan.

“Sesuatu litar aplikasi mesti dipetakan ke dalam FPGA dengan sumber yang mencukupi.Walaupun bilangan CLB/LAB dan I/O yang diperlukan mudah ditentukan daripada reka bentuk, bilangan trek penghalaan yang diperlukan mungkin berbeza dengan ketara walaupun di antara reka bentuk dengan jumlah logik yang sama.(Sebagai contoh, asuis palangmemerlukan lebih banyak penghalaan daripada atatasusunan sistolikdengan kiraan pintu yang sama.Memandangkan trek penghalaan yang tidak digunakan meningkatkan kos (dan mengurangkan prestasi) bahagian tanpa memberikan apa-apa faedah, pengeluar FPGA cuba menyediakan trek yang mencukupi supaya kebanyakan reka bentuk yang sesuai dari segijadual carian(LUT) dan I/O bolehdihalakan.Ini ditentukan oleh anggaran seperti yang diperoleh daripadaPeraturan sewaatau melalui eksperimen dengan reka bentuk sedia ada.”^[21]Sehingga 2018,rangkaian-pada-cipseni bina untuk penghalaan dan sambungan sedang dibangunkan.^{[rujukan diperlukan]}

Secara umum, blok logik terdiri daripada beberapa sel logik (dipanggil ALM, LE, slice dsb.).Sel tipikal terdiri daripada LUT 4-input, apenambah penuh(FA) dan aFlip-flop jenis D.Ini mungkin dibahagikan kepada dua LUT 3-input.Dalammod biasamereka digabungkan menjadi LUT 4-input melalui yang pertamapemultipleks(mux).Dalamaritmetikmod, output mereka disalurkan kepada penambah.Pemilihan mod diprogramkan ke dalam mux kedua.Keluaran boleh sama adasegerakatautak segerak, bergantung pada pengaturcaraan mux ketiga.Dalam amalan, keseluruhan atau sebahagian daripada penambah adalahdisimpan sebagai fungsike dalam LUT untuk menyelamatkanangkasa lepas.^[22][23][24]

Blok keras[edit]

Keluarga FPGA moden mengembangkan keupayaan di atas untuk memasukkan fungsi tahap lebih tinggi yang ditetapkan dalam silikon.Mempunyai fungsi biasa ini tertanam dalam litar mengurangkan kawasan yang diperlukan dan memberikan fungsi tersebut peningkatan kelajuan berbanding membinanya daripada primitif logik.Contohnya termasukpengganda, generikblok DSP,pemproses terbenam, logik I/O berkelajuan tinggi dan terbenamkenangan.

FPGA yang lebih tinggi boleh mengandungi kelajuan tinggitransceiver berbilang gigabitdanteras IP kerassepertiteras pemproses,Ethernet unit kawalan akses sederhana,PCI/PCI Expresspengawal, dan pengawal memori luaran.Teras ini wujud bersama fabrik boleh atur cara, tetapi ia dibina daripadatransistorbukannya LUT supaya mereka mempunyai tahap ASICprestasidanpenggunaan kuasatanpa menggunakan sejumlah besar sumber fabrik, meninggalkan lebih banyak fabrik bebas untuk logik khusus aplikasi.Transceiver berbilang gigabit juga mengandungi litar input dan output analog berprestasi tinggi bersama-sama dengan penyeri bersiri berkelajuan tinggi dan penyahserialisasi, komponen yang tidak boleh dibina daripada LUT.Kefungsian lapisan fizikal (PHY) peringkat tinggi sepertipengekodan talianmungkin atau mungkin tidak dilaksanakan bersama penyiri dan penyahserialisasi dalam logik keras, bergantung pada FPGA.