Xilinx/XC7K480T-2FFG1156I/XC7K480T/IC BOM FPGA/litar bersepadu

Spesifikasi

Gambaran Keseluruhan FPGA XC7K480T-2FFG1156I
Deskripsi umum
FPGA siri Xilinx® 7 terdiri daripada empat keluarga FPGA yang menangani rangkaian lengkap keperluan sistem, dari kos rendah, faktor bentuk kecil, sensitif kos, aplikasi volum tinggi kepada lebar jalur sambungan ultra tinggi, kapasiti logik dan keupayaan pemprosesan isyarat untuk aplikasi berprestasi tinggi yang paling menuntut.7 siri FPGA termasuk:
• Keluarga Spartan®-7: Dioptimumkan untuk kos rendah, kuasa terendah dan prestasi I/O tinggi.Tersedia dalam kos rendah, pembungkusan faktor bentuk yang sangat kecil untuk jejak PCB terkecil.
• Keluarga Artix®-7: Dioptimumkan untuk aplikasi kuasa rendah yang memerlukan transceiver bersiri dan DSP tinggi dan daya pemprosesan logik.Menyediakan jumlah bil kos bahan yang paling rendah untuk pemprosesan tinggi, aplikasi sensitif kos.
• Keluarga Kintex®-7: Dioptimumkan untuk prestasi harga terbaik dengan peningkatan 2X berbanding generasi sebelumnya, membolehkan kelas baharu FPGA.
• Keluarga Virtex®-7: Dioptimumkan untuk prestasi dan kapasiti sistem tertinggi dengan peningkatan 2X dalam prestasi sistem.Peranti berkeupayaan tertinggi didayakan oleh teknologi sambung silikon bertindan (SSI).
Dibina di atas teknologi proses terkini, berprestasi tinggi, berkuasa rendah (HPL), 28 nm, high-k metal gate (HKMG), 7 siri FPGA membolehkan peningkatan yang tiada tandingan dalam prestasi sistem dengan 2.9 Tb/ s lebar jalur I/O, 2 juta kapasiti sel logik, dan 5.3 TMAC/s DSP, sambil menggunakan kuasa 50% kurang daripada peranti generasi sebelumnya untuk menawarkan alternatif boleh atur cara sepenuhnya kepada ASSP dan ASIC.
ciri-ciri
• Logik FPGA berprestasi tinggi lanjutan berdasarkan teknologi jadual carian 6-input sebenar (LUT) boleh dikonfigurasikan sebagai memori teragih.
• RAM blok dwi-port 36 Kb dengan logik FIFO terbina dalam untuk penimbalan data pada cip.
• Teknologi SelectIO™ berprestasi tinggi dengan sokongan untuk antara muka DDR3 sehingga 1,866 Mb/s.
• Kesambungan bersiri berkelajuan tinggi dengan transceiver berbilang gigabit terbina dalam daripada 600 Mb/s kepada kadar maksimum 6.6 Gb/s sehingga 28.05 Gb/s, menawarkan mod kuasa rendah khas, dioptimumkan untuk antara muka cip-ke-cip .
• Antara muka analog boleh dikonfigurasikan pengguna (XADC), menggabungkan dua penukar analog-ke-digital 12-bit 1MSPS dengan penderia haba dan bekalan pada cip.
• Potongan DSP dengan pengganda 25 x 18, penumpuk 48-bit dan pra-penambah untuk penapisan berprestasi tinggi, termasuk penapisan pekali simetri yang dioptimumkan.
• Jubin pengurusan jam (CMT) yang berkuasa, menggabungkan blok gelung terkunci fasa (PLL) dan pengurus jam mod campuran (MMCM) untuk ketepatan tinggi dan jitter rendah.
• Blok bersepadu untuk PCI Express® (PCIe), sehingga x8 Gen3 Endpoint dan reka bentuk Port Root.
• Pelbagai pilihan konfigurasi, termasuk sokongan untuk ingatan komoditi, penyulitan AES 256-bit dengan pengesahan HMAC/SHA-256 dan pengesanan dan pembetulan SEU terbina dalam.
• Pembungkusan cip flip berkos rendah, bertali wayar, cip tanpa penutup dan integriti isyarat tinggi menawarkan pemindahan mudah antara ahli keluarga dalam pakej yang sama.Semua pakej tersedia dalam pakej bebas Pb dan pakej terpilih dalam pilihan Pb.
• Direka untuk prestasi tinggi dan kuasa terendah dengan proses 28 nm, HKMG, HPL, teknologi proses voltan teras 1.0V dan pilihan voltan teras 0.9V untuk kuasa yang lebih rendah.
Siri Xilinx FPGAs (Field Programmable Gate Array) XC7K480T-2FFG1156I ialah FPGA, Kintex-7, MMCM, PLL, 400 I/O's, 710 MHz, 477760 Cells, 970 mV hingga 1.03 V, FC6GA Substitute sepanjang 1.03 V, FC6GA dengan lembaran data, stok, harga daripada Pengedar Sah di FPGAkey.com, dan anda juga boleh mencari produk FPGA yang lain.
ciri-ciri
Logik FPGA berprestasi tinggi lanjutan berdasarkan teknologi jadual carian 6-input sebenar (LUT) boleh dikonfigurasikan sebagai memori teragih.
RAM blok dwi-port 36 Kb dengan logik FIFO terbina dalam untuk penimbalan data pada cip.
Teknologi SelectIO berprestasi tinggi dengan sokongan untuk antara muka DDR3 sehingga 1,866 Mb/s.
Kesambungan bersiri berkelajuan tinggi dengan transceiver berbilang gigabit terbina dalam daripada 600 Mb/s kepada kadar maksimum 6.6 Gb/s sehingga 28.05 Gb/s, menawarkan mod kuasa rendah khas, dioptimumkan untuk antara muka cip-ke-cip.
Antara muka analog boleh dikonfigurasikan pengguna (XADC), menggabungkan dua penukar analog-ke-digital 12-bit 1MSPS dengan penderia terma dan bekalan pada cip.
Potongan DSP dengan pengganda 25 x 18, penumpuk 48-bit dan pra-penambah untuk penapisan berprestasi tinggi, termasuk penapisan pekali simetri yang dioptimumkan.
Jubin pengurusan jam (CMT) yang berkuasa, menggabungkan blok gelung berkunci fasa (PLL) dan pengurus jam mod campuran (MMCM) untuk ketepatan tinggi dan jitter rendah.
Blok bersepadu untuk PCI Express (PCIe), sehingga x8 Gen3 Endpoint dan reka bentuk Port Root.
Pelbagai pilihan konfigurasi, termasuk sokongan untuk ingatan komoditi, penyulitan AES 256-bit dengan pengesahan HMAC/SHA-256, dan pengesanan dan pembetulan SEU terbina dalam.
Pembungkusan cip selipar kos rendah, ikatan wayar, cip tanpa penutup dan integriti isyarat tinggi menawarkan penghijrahan mudah antara ahli keluarga dalam pakej yang sama.Semua pakej tersedia dalam pakej bebas Pb dan pakej terpilih dalam pilihan Pb.
Direka untuk prestasi tinggi dan kuasa terendah dengan proses 28 nm, HKMG, HPL, teknologi proses voltan teras 1.0V dan pilihan voltan teras 0.9V untuk kuasa yang lebih rendah.