XC7K420T-2FFG901I – Litar Bersepadu, Terbenam, Tatasusunan Gerbang Boleh Program Medan

Kelebihan
Kelebihan FPGA adalah seperti berikut:
(1) FPGA terdiri daripada sumber perkakasan seperti sel logik, RAM, pengganda, dan lain-lain. Dengan menyusun sumber perkakasan ini secara rasional, litar perkakasan seperti pengganda, daftar, penjana alamat, dan lain-lain boleh dilaksanakan.
(2) FPGA boleh direka bentuk dengan menggunakan gambar rajah blok atau Verilog HDL, daripada litar get mudah kepada litar FIR atau FFT.
(3) FPGA boleh diprogramkan semula tanpa had, memuatkan penyelesaian reka bentuk baharu hanya dalam beberapa ratus milisaat, menggunakan konfigurasi semula untuk mengurangkan overhed perkakasan.
(4) Kekerapan operasi FPGA ditentukan oleh cip FPGA serta reka bentuk, dan boleh diubah suai atau digantikan dengan cip yang lebih pantas untuk memenuhi keperluan tertentu yang menuntut (walaupun, sudah tentu, kekerapan operasi tidak terhad dan boleh ditingkatkan, tetapi dikawal oleh proses IC semasa dan faktor lain).
Keburukan
Kelemahan FPGA adalah seperti berikut:
(1) FPGA bergantung pada pelaksanaan perkakasan untuk semua fungsi dan tidak boleh melaksanakan operasi seperti lompatan bersyarat bercabang.
(2) FPGA hanya boleh melaksanakan operasi titik tetap.
Ringkasnya: FPGA bergantung pada perkakasan untuk melaksanakan semua fungsi dan boleh dibandingkan dengan cip khusus dari segi kelajuan, tetapi terdapat jurang yang besar dalam fleksibiliti reka bentuk berbanding dengan pemproses tujuan umum.

Bahasa reka bentuk dan platform

Peranti logik boleh atur cara ialah pembawa perkakasan yang mengkokritkan fungsi yang ditetapkan dan spesifikasi teknikal aplikasi elektronik melalui teknologi EDA.FPGA, sebagai salah satu peranti arus perdana yang melaksanakan laluan ini, berorientasikan pengguna secara langsung, sangat fleksibel dan serba boleh, mudah digunakan dan pantas untuk diuji dan dilaksanakan dalam perkakasan.
Bahasa Perihalan Perkakasan (HDL) ialah bahasa yang digunakan untuk mereka bentuk sistem logik digital dan menerangkan litar digital, yang utama yang biasa digunakan ialah VHDL, Verilog HDL, System Verilog dan System C.
Sebagai bahasa penerangan perkakasan serba boleh, Bahasa Perihalan Perkakasan Litar Bersepadu Berkelajuan Tinggi (VHDL) mempunyai ciri-ciri bebas daripada litar perkakasan tertentu dan bebas daripada platform reka bentuk, dengan kelebihan keupayaan penerangan jarak lebar, bukan bergantung pada peranti tertentu, dan keupayaan untuk menerangkan reka bentuk logik kawalan kompleks dalam kod yang ketat dan ringkas, dsb. Ia disokong oleh banyak syarikat EDA dan telah digunakan secara meluas dalam bidang reka bentuk elektronik.digunakan secara meluas.
VHDL ialah bahasa peringkat tinggi untuk reka bentuk litar, dan berbanding dengan bahasa penerangan perkakasan lain, ia mempunyai ciri-ciri bahasa yang mudah, fleksibiliti dan kebebasan daripada reka bentuk peranti, menjadikannya bahasa penerangan perkakasan biasa untuk teknologi EDA dan menjadikan teknologi EDA lebih boleh diakses oleh pereka.
Verilog HDL ialah bahasa penerangan perkakasan yang digunakan secara meluas yang boleh digunakan dalam pelbagai peringkat proses reka bentuk perkakasan, termasuk pemodelan, sintesis dan simulasi.
Kelebihan Verilog HDL: serupa dengan C, mudah dipelajari dan fleksibel.Kes sensitif.Kelebihan dalam menulis rangsangan dan pemodelan.Kelemahan: banyak ralat tidak dapat dikesan pada masa penyusunan.
Kelebihan VHDL: Sintaks yang ketat, hierarki yang jelas.Kelemahan: masa suai kenal yang lama, tidak cukup fleksibel.
Perisian Quartus_II ialah persekitaran reka bentuk berbilang platform lengkap yang dibangunkan oleh Altera, yang boleh memenuhi keperluan reka bentuk pelbagai FPGA dan CPLD, dan merupakan persekitaran yang komprehensif untuk reka bentuk sistem boleh atur cara pada cip.
Vivado Design Suite, persekitaran reka bentuk bersepadu yang dikeluarkan oleh vendor FPGA Xilinx pada tahun 2012. Ia termasuk persekitaran reka bentuk yang sangat bersepadu dan alat generasi baharu dari peringkat sistem hingga IC, semuanya dibina pada model data berskala dikongsi dan persekitaran nyahpepijat biasa.Suite Reka Bentuk Xilinx Vivado menyediakan teras IP FIFO yang boleh digunakan dengan mudah pada reka bentuk.