Logik & Selipar-SN74LVC74APWR

Flip-Flopdanselakialah peranti elektronik digital biasa dengan dua keadaan stabil yang boleh digunakan untuk menyimpan maklumat, dan satu flip-flop atau selak boleh menyimpan 1 bit maklumat.

Flip-Flop (Disingkat sebagai FF), juga dikenali sebagai get bistable, juga dikenali sebagai flip-flop bistable, ialah litar logik digital yang boleh beroperasi dalam dua keadaan.Flip-flop kekal dalam keadaannya sehingga ia menerima nadi input, juga dikenali sebagai pencetus.Apabila denyut input diterima, keluaran flip-flop berubah keadaan mengikut peraturan dan kemudian kekal dalam keadaan itu sehingga pencetus lain diterima.

Selak, sensitif kepada tahap nadi, mengubah keadaan di bawah tahap nadi jam, selak ialah unit storan yang dicetuskan tahap, dan tindakan penyimpanan data bergantung pada nilai tahap isyarat input, hanya apabila selak berada dalam membolehkan keadaan, output akan berubah dengan input data.Selak berbeza daripada flip-flop, ia bukan selak data, isyarat pada output berubah dengan isyarat input, sama seperti isyarat yang melalui penimbal;sebaik sahaja isyarat selak bertindak sebagai selak, data dikunci dan isyarat input tidak berfungsi.Selak juga dipanggil selak telus, yang bermaksud bahawa output adalah telus kepada input apabila ia tidak selak.

Perbezaan antara selak dan flip-flop
Selak dan flip-flop ialah peranti storan binari dengan fungsi ingatan, yang merupakan salah satu peranti asas untuk menyusun pelbagai litar logik pemasaan.Perbezaannya ialah: selak berkaitan dengan semua isyarat inputnya, apabila isyarat input menukar perubahan selak, tiada terminal jam;flip-flop dikawal oleh jam, hanya apabila jam dicetuskan untuk mencuba input semasa, menjana output.Sudah tentu, kerana kedua-dua selak dan flip-flop adalah logik pemasaan, output bukan sahaja berkaitan dengan input semasa, tetapi juga berkaitan dengan output sebelumnya.

1. selak dicetuskan oleh tahap, bukan kawalan segerak.DFF dicetuskan oleh tepi jam dan kawalan segerak.

2、selak adalah sensitif kepada tahap input dan dipengaruhi oleh kelewatan pendawaian, jadi sukar untuk memastikan output tidak menghasilkan burr;DFF kurang berkemungkinan menghasilkan burr.

3, Jika anda menggunakan litar get untuk membina selak dan DFF, selak menggunakan sumber get lebih sedikit daripada DFF, yang merupakan tempat terbaik untuk selak daripada DFF.Oleh itu, penyepaduan menggunakan selak dalam ASIC adalah lebih tinggi daripada DFF, tetapi sebaliknya berlaku dalam FPGA, kerana tiada unit selak standard dalam FPGA, tetapi terdapat unit DFF, dan SELANGKANG memerlukan lebih daripada satu LE untuk direalisasikan.selak adalah tahap yang dicetuskan, yang bersamaan dengan mempunyai penghujung daya, dan selepas pengaktifan (pada masa tahap daya) adalah bersamaan dengan wayar, yang berubah dengan Output berbeza dengan output.Dalam keadaan tidak didayakan adalah untuk mengekalkan isyarat asal, yang boleh dilihat dan perbezaan flip-flop, sebenarnya, banyak kali selak bukan pengganti ff.

4, selak akan menjadi sangat kompleks analisis masa statik.

5, pada masa ini, selak hanya digunakan dalam litar yang sangat tinggi, seperti CPU P4 intel.FPGA mempunyai unit selak, unit daftar boleh dikonfigurasikan sebagai unit selak, dalam manual xilinx v2p akan dikonfigurasikan sebagai unit daftar/selak, lampiran adalah gambar rajah struktur separuh keping xilinx.Model dan pengeluar FPGA lain tidak pergi untuk menyemak.--Secara peribadi, saya fikir xilinx dapat secara langsung memadankan altera mungkin lebih banyak masalah, untuk beberapa LE untuk dilakukan, bagaimanapun, bukan peranti xilinx setiap kepingan boleh dikonfigurasikan sedemikian, antara muka DDR altera sahaja mempunyai unit selak khas, secara amnya sahaja litar berkelajuan tinggi akan digunakan dalam reka bentuk selak.LE altera bukan struktur selak, dan semak sp3 dan sp2e, dan lain-lain untuk tidak menyemak, manual mengatakan bahawa konfigurasi ini disokong.Ungkapan wangdian tentang altera adalah betul, ff altera tidak boleh dikonfigurasikan untuk selak, ia menggunakan jadual carian untuk melaksanakan selak.

Peraturan reka bentuk umum ialah: elakkan selak dalam kebanyakan reka bentuk.ia akan membolehkan anda mereka bentuk masa selesai, dan ia sangat tersembunyi, bukan veteran tidak dapat mencari.selak bahaya terbesar ialah tidak menapis burr.Ini amat berbahaya untuk peringkat litar seterusnya.Oleh itu, selagi anda boleh menggunakan tempat flip-flop D, jangan gunakan selak.